This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

07-272932

(43) Date of publication of application: 20.10.1995

(51)Int.Cl.

H01F 17/00

(21)Application number: 06-063931

(71)Applicant: CANON INC

(22)Date of filing:

31.03.1994

(72)Inventor: ARAKAWA TOMOYASU

OTAKI TORU

INAGAWA HIDEHO TAKEUCHI YASUSHI

AISAKA TORU


TERAYAMA YOSHIMI


(54) PRINTED INDUCTOR

(57)Abstract:

PURPOSE: To provide a printed inductor three-dimensionally formed over many layers on a single-or multi-layer substrate, utilizing limited regions.

CONSTITUTION: A printed inductor comprises mutually independent printed wirings 3 laid on the upper and lower sides 1A and 1B of a high-resistivity or-insulation substrate 1 and through-holes 2 piercing the substrate to connect the terminals of the interconnections at the upper and lower sides.





LEGAL STATUS

[Date of request for examination]

30.03.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(43)公開日 平成7年(1995)10月20日

(51) Int.Cl.6

識別記号 庁内整理番号

FI

技術表示箇所

H01F 17/00

C 8123-5E

審査請求 未請求 請求項の数10 OL (全 11 頁)


特顧平6-63931	(71)出願人	000001007
		キヤノン株式会社
平成6年(1994)3月31日		東京都大田区下丸子3丁目30番2号
	(72)発明者	荒川 智安
		東京都大田区下丸子3丁目30番2号 キヤ
		ノン株式会社内
	(72)発明者	大滝 徹
		東京都大田区下丸子3丁目30番2号 キヤ
		ノン株式会社内
	(72)発明者	稲川 秀穂
		東京都大田区下丸子3丁目30番2号 キヤ
		ノン株式会社内
	(74)代理人	弁理士 谷 義一 (外1名)
		最終頁に続く
	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	平成6年(1994)3月31日 (72)発明者 (72)発明者 (72)発明者


(54) 【発明の名称】 プリントインダクタ

(57)【要約】

【目的】 単層若しくは多層の基板において、限られた 領域を有効利用し、多層にわたり立体的に形成したプリ ントインダクタを提供する。

【構成】 高抵抗性ないし絶縁性を有する基板 (1) の上下両面 (1A, 1B) に配設した互いに独立するプリント配線 (3) の複数と、基板を貫通し、独立プリント配線 (3) の端末同士を上下に接続する複数のめっきスルーホール (2) とを具備するプリントインダクタ。





1

【特許請求の範囲】

【請求項1】 基板の上下両面に配設した互いに独立するプリント配線の複数と、

前配基板を貫通し、前配独立するプリント配線の端末同士を上下に接続する複数のめっきスルーホールとを具備し、該複数のめっきスルーホールを介して前記互いに独立するプリント配線の複数を順次連続して接続させるようにしたことを特徴とするプリントインダクタ。

【請求項2】 前記プリント配線の複数は前記基板の上 下両面の同一線上に配設されることを特徴とする請求項 10 1に記載のプリントインダクタ。

【請求項3】 前記複数のめっきスルーホールは前記基板において2列に穿散され、該複数のめっきスルーホールを介して前記独立するブリント配線の複数がコイル状に形成されることを特徴とする請求項1に記載のブリントインダクタ。

【請求項4】 前記複数のめっきスルーホールは前記基板上の2重の環状位置に穿設され、該複数のめっきスルーホールを介して前記独立するプリント配線の複数が環状をなすコイル状に形成されることを特徴とする請求項 201に記載のプリントインダクタ。

【請求項5】 前記基板の上下両面に形成された複数の 前記独立するプリント配線上または前記基板内の複数の めっきスルーホールとかかわる部分に磁性体膜を形成し たことを特徴とする請求項1ないし4のいずれかの項に 記載のプリントインダクタ。

【請求項6】 積層された多層基板のうちのすくなくとも2層以上の各層に配設した互いに独立するプリント配線の複数と、

前記多層基板のうち、その両面の層に前記プリント配線 30 の複数が形成されている基板を貫通し、前記独立するプリント配線同士を前記両面の層間で接続する複数の第1 めっきスルーホールと、

接続された前記プリント配線の端子部を前記多層基板の 第1層に導くための第2めっきスルーホールとを具備 し、前記複数の第1めっきスルーホールおよび第2めっ きスルーホールを介して前記各層に配設した互いに独立 するプリント配線の複数を順次連続して接続させるよう にしたことを特徴とするプリントインダクタ。

【請求項7】 前記プリント配線の複数は前記第1めっ 40 きスルーホールが貫通する基板の両面の層の同一線上または平行する複数の線上に配設されることを特徴とする 請求項6に記載のプリントインダクタ。

【請求項8】 前配複数の第1めっきスルーホールおよび第2めっきスルーホールは前配独立するプリント配線の複数が配設される基板において、2列に穿設され、前配複数の第1めっきスルーホールおよび第2めっきスルーホールを介して前配独立するプリント配線の複数がコイル状に形成されることを特徴とする請求項6に配載のプリントインダクタ。

2

【請求項9】 前記複数の第1めっきスルーホールおよび第2めっきスルーホールは前記独立するプリント配線の複数が配設される基板において、2重の環状位置に穿設され、前記第1のめっきスルーホールおよび第2めっきスルーホールを介して前記独立するプリント配線の複数が環状をなすコイル状に形成されることを特徴とする請求項6に記載のプリントインダクタ。

【請求項10】 複数の前記独立するプリント配線上または該独立するプリント配線が配設される基板内の前記 複数の第1めっきスルーホールおよび第2めっきスルーホールとかかわる部分に磁性体膜を形成したことを特徴 とする請求項6ないし9のいずれかの項に記載のプリントインダクタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、プリントインダクタに 関し、詳しくは、単層ないし多層型の高抵抗基板、半絶 緑性基板、絶縁性基板上にめっきスルーホールを介して 形成したプリントインダクタに関する。

[0002]

【従来の技術】上述のような基板では、その面に設けられるプリント回路に発生する放射ノイズを抑制するために、基板上に配設される例えばディジタルICと供給電源 V...との間やディジタルICの出力側と入力側との間にコンデンサとインダクタとによって構成したローパスフィルタからなる雑音防止回路を形成するようにしている。ところで、このようなインダクタは従来、図12の(A)~(C)または図13の(A),(B)に示すように形成されてきた。これらの図において、101は高抵抗基板、半絶縁性基板若しくは絶縁性基板、102はスルーホール(導体膜がめっきされているめっきスルーホール)、103は基板上にプリントされた導体膜の配線である。

【0003】すなわち、図12に示す例は、角渦巻型に 導体膜による配線103を形成した上、その中心側端部103Aをめっきスルーホール102の上端部と接続し、更にめっきスルーホール2の下端部を裏面側のブリント配線103の端部に接続して引出すようにしたものである。なお、103Bおよび103Cはこのようにして形成されたインダクタ103の接続端部である。また、図13に示す例は導体膜103を同一面上で蛇行せしめてジグザグのコイル状に形成したものであり、いずれの例も基板101面上の限られた面積内で配線をできるだけ長くスパイラル状あるいはコイル状に形成し、これによって得られるインダクタができるだけ大きい値に保たれるようにしている。

[0004]

【発明が解決しようとする課題】しかしながら、上記従来例では、基板の面上にインダクタを形成するにあた 50 り、その占める面積の割合が比較的に大きくなり、基板

上の限られた領域に有効に形成することが難しいという 点があった。

【0005】本発明の目的は、上述したような問題点に 着目し、その解決を図るべく、単層若しくは多層の基板 において、限られた領域を有効利用し、めっきスルーホ ールを介して基板の両面若しくは多層にわたり立体的に 形成したプリントインダクタを提供することにある。

[0006]

【課題を解決するための手段】かかる目的を達成するた めに、本発明の第1の形態は、基板の上下両面に配設し 10 た互いに独立するプリント配線の複数と、前配基板を貫 通し、前配独立するプリント配線の端末同士を上下に接 続する複数のめっきスルーホールとを具備し、該複数の めっきスルーホールを介して前配互いに独立するプリン ト配線の複数を順次連続して接続させるようにしたこと を特徴とするものである。

【0007】また、本発明の第2の形態は、積層された 多層基板のうちのすくなくとも2層以上の各層に配設し た互いに独立するプリント配線の複数と、前配多層基板 のうち、その両面の層に前記プリント配線の複数が形成 20 されている基板を貫通し、前配独立するプリント配線同 **士を前記両面の層間で接続する複数の第1めっきスルー** ホールと、接続された前記プリント配線の端子部を前記 多層基板の第1層に導くための第2めっきスルーホール とを具備し、前記複数の第1めっきスルーホールおよび 第2めっきスルーホールを介して前記各層に配設した互 いに独立するプリント配線の複数を順次連続して接続さ せるようにしたことを特徴とするものである。

【作用】本発明の第1形態によれば、基板の上下両面に 30 配設した互いに独立するプリント配線同士をその基板を 貫通するスルーホールを介して順次連続して接続する形 でプリントインダクタを形成するので、基板のインダク 夕形成に振り当てられる面積を有効に利用し、少なくと も複数のスルーホールの長さ分だけ長さを延伸させるこ とができ、それだけインダクタンス値を大きく保つか、 あるいは振り当て面積の縮小を図ることができる。

【0009】また、本発明の第2形態によれば、多層基 板の少なくとも2層以上の各層に互いに独立するプリン ーホールおよび第2めっきスルーホールを介して連続し て接続することにより、基板としてインダクタに振り当 てられる面積の縮小若しくはインダクタンス値の増大に 貢献することができる。

【0010】更にまた、本発明の第1形態または第2形 盤において、互いに独立するプリント配線の複数が形成 される基板の層面若しくはその基板内のめっきスルーホ ールとかかわる部分に磁性体膜を形成することで、更に 上述の効果を高めることができる。

[0011]

【実施例】以下に、図面に基づいて本発明の実施例を詳 細かつ具体的に説明する。

【0012】なお、図1~図5は単層基板への本発明の 適用例を示すもので、以下では全ての例の説明におい て、高抵抗基板、半絶縁性基板、絶縁性基板のことを総 称して単に基板という。図1は本発明の第1実施例を示 す。1 Aは基板1の上面、1 Bは基板1の下面であり、 本例では基板上面1Aおよびその下面1Bにそれぞれ図 1の(A) および(B) に示すように導体膜による独立 プリント配線3を周知の膜形成手段によって形成し、こ れらの独立配線3をめっきスルーホール2を介して上下 交互に接続するようにしたものであり、10 Aおよび1 0 Bはインダクタ10の端子部である。その接続状態を 図1の(C)および(D)に示す。このように基板1の 上面1Aと下面1Bの双方に形成した独立プリント配線 3をめっきスルーホール2を介して接続することにより 限られたインダクタ形成面積において、少なくとも複数 のスルーホール分だけプリントインダクタの長さを長く することができ、それだけインダクタ10のインダクタ ンス値を高めることができる。

【0013】図2は本発明の第2実施例を示す。第1実 施例の構成に加え、基板上面1Aおよび下面1Bにまた がって形成したインダクタ10上に例えば高透磁率を有 する複合磁性材料による磁性体膜4を塗布等によって形 成したものである。このように、磁性体膜4を形成する ことで、更にインダクタンス値を増加することができ、 インダクタ10としての機能を一層高めることができ る。

【0014】図3は本発明の第3実施例を示す。本例は インダクタ形成部の利用面積の有効利用を図るために、 基板上面1Aおよび下面1Bに形成する独立プリント配 線3を図3の(A), (B) に示すようにそれぞれ斜め 方向に並列配置したもので、これらの独立プリント配線 3を(C)に示すようにめっきスルーホール2を介して 上下交互に接続することで、基板1をあたかも軸心に見 たてたコイル状にインダクタ20を構成することができ る。20A、20Bはインダクタ20の接続用の端子部 である。

【0015】図4は本発明の第4実施例を示す。本例 ト配線の複数を配設し、これらを複数の第1めっきスル 40 は、第3実施例の構成に加え、基板1内に複合磁性材料 による磁性体膜4をサンドイッチ状に形成したもので、 その効果については第2実施例と同様である。なお、本 例では磁性体膜4を基板1の形成時にそのスルーホール 2の形成領域にまたがるようにして形成したが、第3実 施例のようにして基板1の上面1A. 下面1Bにまたが るインダクタ20を形成した上、更にその上面1Aおよ び下面1B側に磁性体膜4を形成するようにしてもよ 41.

> 【0016】図5は本発明の第5実施例を示す。本例は 50 基板1の上面1Aおよび下面1Bに形成する独立配線3

をそれぞれ異なる方向に向けて環状に配置し、上面1A および下面1Bに配散したこれらの独立プリント配線3 をめっきスルーホール2によって交互に接続し、環状コイル型のインダクタ30に形成したものである。なお、本例の場合、個々の独立プリント配線3の長さやめっきスルーホール2の形成位置およびその数については、基板1の許容される形成領域を配慮した上で設定すればよい。30A,30Bはインダクタ30の端子部である。また、特に図示はしないが本実施例においても図2や図4に示したような磁性体膜を設けることが可能なことは10いうまでもない。

【0017】図6~図9は多層基板への本発明の適用例を示す。なお以下ではプリント配線が可能な層を上部表面から順次第1層,第2層,第3層,…と呼ぶもので、3枚の基板の積層によって形成される以下の例では、上層基板1-1の上面を第1層1-1A、上層基板1-1と中層基板1-2との接合面を第2層1-12、中層基板1-2と下層基板1-3との接合面を第3層1-23、下層基板の下面を第4層1-3Bという。

【0018】図6に本発明の第6実施例を示す。図6の 20 (B), (C)に示すように本例は独立プリント配線3 を第2層1-12と第3層1-23とにおいて2列に配置し、第2層1-12に設けた独立プリント配線3と、第3層1-23に設けた独立プリント配線3とを中層基板1-2に設けためっきスルーホール2を介して接続すると共に第1列目の独立配線3と第2列目の独立配線3とを(B)に示すように縦方向の接続配線3-0によって接続する。そして、このようにして形成したインダクタ40の両端子部40Aおよび40Bを上層基板1-1,中層基板1-2を貫通させて形成した共通めっきス 30 ルーホール2-0を介して第1層1-1Aに設けるようにした。

【0019】図7は本発明の第7実施例を示す。本例 は、多層基板1において更に好適なように機能するイン ダクタを提案するものである。 すなわち、本例では第1 層1-1Aから第4層1-3Bまでの各層に図7の (A) から(D) に示すようにそれぞれ独立プリント配 線3を形成すると共に上層基板1-1および下層基板1 - 3にそれぞれめっきスルーホール2を形成して、第1 層1-1Aと第2層1-12との間および第3層1-2 40 3と第4層1-3Bとの間の独立プリント配線3同士を 順次上下に接続する。また、共通めっきスルーホール2 -00は第1層1-1Aの独立配線3から第2層1-1 2 および第3層1-23を経由して第4層1-3Bの独 立配線3に接続するためのもの、また、3-00は第4 **層1-3Bに縦方向に形成され、その第1列目の独立配** 線3と第2列目の独立配線3との間を接続するための接 統用配線である。

[0020] このようにして形成したインダクタ50で 形成することができ、それだけ大きいインダクタンス値の電気的接続経路について説明すると、まず図7の 50 を保持させることができる。なお、図示はしないが、本

(A) に示す端子部50Aから上層基板1-1に穿散しためっきスルーホール2を介して右端の独立プリント配線3に導かれた電流は、共通めっきスルーホール2-00を介して第4層1-3B((D)参照)の右端に示す独立プリント配線3に導かれる。かくして、ここから下層基板1-3に穿散しためっきスルーホール2を介して左端に示す接続用配線3-00に導かれ、第2列目の独立配線3の列に移行し、最後に(D)に示す右端の独立プリント配線3から第2列目に穿設されている共通めっきスルーホール2-00を介して第1層目1-1Aの第2列目右端の独立プリント配線3に到る。そして、ここから上層基板1-1に穿設しためっきスルーホール2を介して第2列目に設けられている端子部50Bに導かれる。

ĥ

【0021】上述したように、本実施例によれば多層基板1の構成を有効に利用してインダクタンス値の高いインダクタ50を形成することができる。

【0022】図8は本発明の第8実施例を示す。本例は第7実施例の構成に加えて、第1層1-1Aの独立配線3およびめっきスルーホール2上と、第4層1-3Bの独立配線3およびめっきスルーホール2上とにそれぞれ磁性体膜4を形成したもので、その効果については第2実施例および第4実施例のところで述べたのでその説明は省略する。

【0023】図9は本発明の第9実施例を示す。本例は、第1層1-1A、第2層1-12、第3層1-23 および第4層1-3Bにそれぞれ第3実施例にならった形態で複数の独立配線3を斜めの方向に並列配置するよう形成したものである。なお、2-00は上層基板1-1から下層基板1-3までを貫通させて形成した共通めっきスルーホールであり、この共通めっきスルーホール2-00を介して第1層1-1Aの(A)で右端に示す独立配線3から第4層1-3Bの(D)で右端に示す独立配線3への接続が得られる。

【0024】そこで、このように構成したインダクタ60においては、図9の(A)に示す端子部60Aから電気の流れが独立配線3とめっきスルーホール2との接続によって第1層1-1Aと第2層1-12との間に形成されたコイル状の回路を介して(A)~(D)の右端に示す共通めっきスルーホール2-00に到る。ついでここから第4層1-3Bと第3層1-23との間に形成されたコイル状の回路を介して(D)の左端上部に示す共通めっきスルーホール2-00に導かれる。そしてここから共通めっきスルーホール2-00を介して第1層1-1Aの他方の端子部60Bに導かれる。

【0025】本実施例によれば多層基板1の構成を有効 に利用して僅かな面積内で上下2段にコイル状の回路を 形成することができ、それだけ大きいインダクタンス値 を保持させることができる。たち、阿示けしないが、本 7

実施例の更に変形例として多層基板1の上面および下面 に第8実施例で示したような磁性体膜を形成したり、多 層基板1の例えば上層基板1-1および下層基板1-3 に図4に示したような磁性体膜4をそれぞれサンドイッ チ状に形成することも可能である。図10に後者の例を 示す。

【0026】また、基板の各層に設ける独立配線の数や形状、寸法およびこれらを接続するためのめっきスルーホールの数や形状、寸法、更には多層基板の場合その積層数等については、上述の実施例に示したものに限らず、自在に設定可能であることは勿論であり、これらの自在な設定の組合せにより所望のインダクタンス値を具えたプリントインダクタを形成することができる。

【0027】図11は上述の実施例で述べてきたようなインダクタをプリント基板上に形成した構成例を示すもので、その(A)は回路図、(B)は模式的な構成の斜視図である。

*策としてインダクタL1とコンデンサC1, インダクタ L2とコンデンサC2およびインダクタL3とコンデン サC3から構成したローパスフィルタからなる雑音防止 回路を形成したものである。

R

【0029】図11の(B)は上述のようなプリントインダクタL1およびL3がIC1およびIC2と共に基板1上に図3に示した実施例の形態で形成された状態を示す。但し、ここではIC1およびIC2自体の接地(GND)線およびIC2への電源ラインについては省略してある。

【0030】なお、上述の適用例では2つのディジタルICが設けられる論理回路へのインダクタ形成例を示したが、本発明の適用はこのような論理回路に限られるものではなく、ディジタル回路、特にCPUを具えたディジタル回路に広く適用されるものである。また、その形成方法については説明を省略したが、スルーホールやプリント配線、独立配線等の形成については公知の方法を用いることが可能であり、レーザ制版法やフォトレジスト法等によればよい。

【0031】発明者は図1に示す形態の各種インダクタを下記の表に示す条件の元で製作し、最右欄に示すようなインダクタンス(nH:ナノ・ヘンリー)が得られることを確認した。

[0032]

【表1】

ルーキール数	単独配線 の幅(mm)	スルーキール間距離 (nm)	基板厚さ (mm)	インダクタフス (nH)
10	0.3	0.9	1.6	2. 2
20	II.	"))	4. 3
30	"	"	וו	6.5

[0033]

【発明の効果】以上説明してきたように、本発明の第1の形態によれば、基板の上下両面に配設した互いに独立するプリント配線の複数と、前配基板を貫通し、前配独立するプリント配線の端末同士を上下に接続する複数の 40めっきスルーホールを介して前配互いに独立するプリント配線の複数を順次連続して接続させるようにしたので、基板上の限られた占有面積上で大きいインダクタンス値を有するインダクタを形成することができ、基板上の部品実装率の向上を図ることができる。

【0034】また、本発明の第2の形態によれば、積層された多層基板のうちのすくなくとも2層以上の各層に配設した互いに独立するプリント配線の複数と、前記多層基板のうち、その両面の層に前記プリント配線の複数 50

が形成されている基板を貫通し、前記独立するプリント配線同士を前記両面の層間で接続する複数の第1めっきスルーホールと、接続された前記プリント配線の端子部を前記多層基板の第1層に導くための第2めっきスルーホールとを具備し、前記複数の第1めっきスルーホールおよび第2めっきスルーホールを介して前記各層に配設した互いに独立するプリント配線の複数を順次連続して接続させるようにしたので、基板の各層を効果的に利用して基板の限られた占有面積に対して更にインダクタンス値の大きいインダクタを形成することができる。

【0035】更にまた本発明の第1形態または第2のものにおいて、複合磁性体膜を組込んで形成することにより上述の効果を一層高めることができる。

【図面の簡単な説明】

【図1】本発明の第1実施例による構成を上面図

9

(A)、下面図 (B)、 (A) のA-A′線断面図 (C) および全体の斜視図(D) によって示す説明図で ある。

【図2】本発明の第2実施例による構成を上面図

- (A)、下面図(B) および(A) のB-B'線断面図
- (C) によって示す説明図である。

【図3】本発明の第3実施例による構成を上面図 (A)、下面図(B) および全体の斜視図(C) によっ て示す説明図である。

(A)、下面図(B) および(A)のC-C′線断面図 (C) によって示す説明図である。

【図5】本発明の第5実施例による構成を平面図(A) および全体の斜視図(B)によって示す説明図である。

【図6】本発明の第6実施例による構成を、基板の上面 図(第1層の平面図) (A)、第2層の平面図(B)、 第3層の平面図(C)、第4層の平面図(基板の下面 図) (D) および (A) のD-D線ならびにD'-D' 線断面図(E)によって示す説明図である。

【図7】本発明の第7実施例による構成を基板の上面図 20 1-12 第2層 (第1層の平面図) (A)、第2層の平面図(B)、第 3層の平面図(C)、第4層の平面図(基板の下面図)

(D) および(A) のE-E線ならびにE'-E'線断 面図(E)によって示す説明図である。

【図8】本発明の第8実施例による構成を基板の上面図 (第1層の平面図) (A)、第2層の平面図(B)、第 3層の平面図(C)、第4層の平面図(基板の下面図)

(D) および (A) のF-F線ならびにF'-F'線断 面図(E)によって示す説明図である。

(第1層の平面図) (A)、第2層の平面図 (B)、第 3層の平面図(C)、第4層の平面図(基板の下面図) (D) および (A) のG-G' 線断面図 (E) によって 示す説明図である。

【図10】本発明の第10実施例による構成を基板の上 面図 (第1層の平面図) (A)、第2層の平面図 (B)、第3層の平面図(C)、第4層の平面図(基板 の下面図) (D) および (A) のH-H′線断面図 (E) によって示す説明図である。

10

【図11】本発明プリントインダクタを適用した基板上 の回路構成例をプロック図(A) および斜視図(B) に よって示す説明図である。

【図12】従来の渦巻き型プリントインダクタの構成例 を基板の上面図(A)、下面図(B) および全体の斜視 図(C)によって示す説明図である。

【図13】従来の蛇行型プリントインダクタの構成例を 【図4】本発明の第4実施例による構成を上面図 10 基板の上面図(A)および全体の斜視図(B)によって 示す説明図である。

【符号の説明】

- 1 基板
- 1A 上面
- 1B 下面
- 1-1 上層基板
- 1-2 中層基板
- 1-3 下層基板
- 1-1A 第1層
- 1-23 第3層
- 1-3B 第4層
- 2 めっきスルーホール
- 2-00 共通めっきスルーホール
- 3 独立配線
- 4 磁性体膜

10, 20, 30, 40, 50, 60, 103 インダ カタ

10A, 10B, 20A, 20B, 30A, 30B, 4 【図9】本発明の第9実施例による構成を基板の上面図 30 0A, 40B, 50A, 50B, 60A, 60B 端子

L1, L2, L3 インダクタ


IC1, IC2 ディジタルIC C1, C2, C3 コンデンサ


V゚゚ 1、 V゚゚ 2 電源ライン


CN1 接続ライン


(8)


[図13]














【図7】




[図8]




[図9]




[図10]



[図11]





フロントページの続き

(72)発明者 竹内 靖

東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

(72)発明者 逢坂 徹

東京都大田区下丸子3丁目30番2号 キャノン株式会社内

(72)発明者 寺山 芳実

東京都大田区下丸子3丁目30番2号 キャノン株式会社内